Удосконалена упаковка є одним із технологічних моментів епохи «Більше, ніж Мур».Оскільки мініатюризувати мікросхеми на кожному технологічному вузлі стає все важче та дорожче, інженери поміщають кілька мікросхем у розширені пакети, щоб їм більше не доводилося намагатися зменшити їх.Ця стаття містить короткий вступ до 10 найпоширеніших термінів, які використовуються в передових технологіях пакування.
Пакети 2.5D
Пакет 2.5D є вдосконаленням традиційної технології упаковки 2D IC, що дозволяє використовувати точніші лінії та простір.У корпусі 2,5D оголені матриці складаються або розміщуються поруч поверх проміжного шару з кремнієвими отворами (TSV).Базовий або проміжний шар забезпечує зв'язок між мікросхемами.
Пакет 2.5D зазвичай використовується для високоякісних ASIC, FPGA, графічних процесорів і кубів пам’яті.У 2008 році компанія Xilinx розділила свої великі ПЛІС на чотири менших мікросхеми з більшою продуктивністю та з’єднала їх із кремнієвим проміжним шаром.Таким чином народилися пакети 2.5D, які згодом стали широко використовуватися для інтеграції процесорів пам’яті з високою пропускною здатністю (HBM).
Діаграма упаковки 2.5D
3D упаковка
У пакеті 3D IC логічні кристали складаються разом або разом із кристалами зберігання даних, усуваючи потребу створювати великі системи на кристалах (SoC).Кришки з’єднані один з одним за допомогою активного проміжного шару, тоді як корпуси 2.5D IC використовують провідні виступи або TSV для укладання компонентів на проміжний шар, пакети 3D IC з’єднують кілька шарів кремнієвих пластин із компонентами за допомогою TSV.
Технологія TSV є ключовою технологічною технологією як для 2,5D, так і для 3D корпусів IC, а напівпровідникова промисловість використовує технологію HBM для виробництва мікросхем DRAM у корпусах 3D IC.
Поперечний переріз 3D-пакета показує, що вертикальне з’єднання між кремнієвими мікросхемами досягається за допомогою металевих мідних TSV.
мікросхема
Мікросхеми — це ще одна форма упаковки 3D IC, яка забезпечує гетерогенну інтеграцію компонентів CMOS і не-CMOS.Іншими словами, це менші SoC, які також називаються чіплетами, а не великі SoC в пакеті.
Розбиття великого SoC на менші, менші мікросхеми забезпечує вищі прибутки та нижчі витрати, ніж один чистий кристал.чіплети дозволяють розробникам скористатися перевагами широкого діапазону IP без необхідності розглядати, який вузол процесу використовувати та яку технологію використовувати для його виробництва.Вони можуть використовувати широкий спектр матеріалів, включаючи кремній, скло та ламінат для виготовлення чіпа.
Системи на основі чіплетів складаються з кількох чіплетів на проміжному рівні
Пакети Fan Out
У пакеті Fan Out «з’єднання» розгортається над поверхнею чіпа, щоб забезпечити більше зовнішнього вводу/виводу.У ньому використовується епоксидний формувальний матеріал (EMC), який повністю вбудований у матрицю, що усуває потребу в таких процесах, як обробка пластин, флюсування, монтаж фліп-чіпів, очищення, розпилення дна та затвердіння.Тому проміжний рівень також не потрібен, що значно полегшує гетерогенну інтеграцію.
Технологія Fan-out пропонує менший пакет із більшою кількістю вводу/виводу, ніж інші типи пакетів, і в 2016 році компанія Apple змогла використати технологію упаковки TSMC, щоб інтегрувати свій 16-нм процесор додатків і мобільну DRAM в єдиний пакет для iPhone. 7.
Упаковка віялом
Упаковка на вафельному рівні (FOWLP)
Технологія FOWLP є вдосконаленням упаковки на рівні пластини (WLP), яка забезпечує більше зовнішніх з’єднань для кремнієвих мікросхем.Він передбачає вбудовування мікросхеми в епоксидний формувальний матеріал, а потім створення шару перерозподілу високої щільності (RDL) на поверхні пластини та застосування кульок припою для формування відновленої пластини.
FOWLP забезпечує велику кількість з’єднань між упаковкою та платою застосування, і оскільки підкладка більша за матрицю, крок матриці фактично більш м’який.
Приклад пакету FOWLP
Неоднорідна інтеграція
Інтеграція різних компонентів, виготовлених окремо, у вузли вищого рівня може підвищити функціональність і покращити робочі характеристики, тому виробники напівпровідникових компонентів можуть поєднувати функціональні компоненти з різними процесами в одній збірці.
Гетерогенна інтеграція подібна до системи в упаковці (SiP), але замість того, щоб поєднувати кілька голих матриць на одній підкладці, вона об’єднує кілька IP-адрес у формі мікросхем на одній підкладці.Основна ідея гетерогенної інтеграції полягає в об’єднанні кількох компонентів з різними функціями в одному пакеті.
Деякі технічні будівельні блоки в гетерогенній інтеграції
HBM
HBM — це стандартизована технологія стекового зберігання, яка забезпечує канали високої пропускної здатності для даних у стеку та між пам’яттю та логічними компонентами.Пакети HBM накопичують кристали пам’яті та з’єднують їх разом через TSV для створення більшого вводу-виводу та пропускної здатності.
HBM — це стандарт JEDEC, який вертикально інтегрує кілька рівнів компонентів DRAM у пакет разом із процесорами додатків, графічними процесорами та SoC.HBM в основному реалізовано як пакет 2.5D для серверів високого класу та мережевих мікросхем.У випуску HBM2 тепер усуваються обмеження ємності та тактової частоти початкового випуску HBM.
Пакети HBM
Проміжний шар
Проміжний шар — це канал, через який електричні сигнали передаються від багатокристального кристала або плати в упаковці.Це електричний інтерфейс між розетками або роз’ємами, що дозволяє поширювати сигнали далі, а також підключати їх до інших роз’ємів на платі.
Проміжний шар може бути виготовлений із кремнію та органічних матеріалів і діє як міст між матрицею з декількома матрицями та платою.Кремнієві проміжні шари є перевіреною технологією з високою щільністю вводу-виводу з дрібним кроком і можливостями формування TSV і відіграють ключову роль у упаковці мікросхем 2,5D і 3D.
Типова реалізація системного розділеного проміжного рівня
Шар перерозподілу
Шар перерозподілу містить мідні з’єднання або вирівнювання, які забезпечують електричні з’єднання між різними частинами упаковки.Це шар металевого або полімерного діелектричного матеріалу, який можна помістити в пакет із оголеним кристалом, таким чином зменшуючи відстань введення/виведення великих чіпсетів.Рівні перерозподілу стали невід’ємною частиною пакетних рішень 2,5D і 3D, дозволяючи мікросхемам на них спілкуватися один з одним за допомогою проміжних рівнів.
Інтегровані пакети з використанням рівнів перерозподілу
TSV
TSV є ключовою технологією впровадження для 2,5D і 3D пакувальних рішень і являє собою заповнену міддю пластину, яка забезпечує вертикальне з’єднання через кристал кремнієвої пластини.Він проходить через усю матрицю, щоб забезпечити електричне з’єднання, утворюючи найкоротший шлях від однієї сторони матриці до іншої.
Наскрізні отвори або переходи витравлені на певну глибину з передньої сторони пластини, яка потім ізольована та заповнена шляхом осадження провідного матеріалу (зазвичай міді).Після виготовлення мікросхеми її стоншують із задньої сторони пластини, щоб відкрити отвори та метал, нанесений на задню сторону пластини, щоб завершити з’єднання TSV.
Час публікації: 07 липня 2023 р